T2FP6U_8DSP_DDR_ZD通用信号处理模块

概述

T2FP6U_8DSP_DDR_ZD是基于美国ADI公司推出的TigerSHARC系列高性能浮点DSP--ADSP-TS201s，采用标准cPCI+ZD总线所构建的通用信号处理模块。ADSP-TS201s目前的最高内核时钟是600 MHz，可以提供3.6 GFLOPs的浮点处理能力。
T2FP6U_8DSP_DDR_ZD处理模块装配了8片ADSP-TS201s，最大可以提供28.8 GFLOPs的浮点处理能力，可以为雷达、电子干扰、声纳等高速实时信号处理任务提供可靠保障。T2FP6U_8DSP_DDR_ZD处理模块板载DDR2颗粒最大8GB存储容量，工作频率为200MHz时，实际测试连续进行行访问带宽可达到740MBps，连续进行列访问的带宽为360MBps，可以胜任大容量数据处理、随机地址访问、高数据吞吐率的任务。另外，板上提供多种板间互联方式，可通过4个TS201双向Link和其它TigerSHARC板卡互联，也可通过串行RapidIO、cPCI、RocketIO和FPDP接口与其它异构DSP处理板进行互连和高速数据传输。
对处理系统处理量扩展的要求可以通过增加T2FP6U_8DSP_DDR_ZD板卡的数量来实现。例如在一个标准的8槽ZD机箱中，可以插入6块T2FP6U_8DSP_DDR_ZD处理板，提供超过172.8 GFLOPs的处理能力。
T2FP6U_8DSP_DDR_ZD处理模块可以通过ADI公司提供的VDSP++专用DSP开发工具，进行DSP的代码开发和调试。T2FP6U_8DSP_DDR_ZD处理模块同时支持ADI公司VDK软件，在DSP上运行实时操作系统。同时该处理模块还有配套的DSP底层函数库（DSP_Lib），可以便于DSP底层操作的开发。

应用领域

雷达、电子干扰、声纳等实时信号处理系统；
高速数据采集处理系统。



技术特点

处理能力:
四个处理器节点，每个处理器节点包含两个DSP节点，每个DSP节点内的两片TS201共享总线：（2×TS201）＋FPGA＋DDR2；
8片TS201处理能力：28.8GFLOPs；
存储能力
每片TS201内置24M bit RAM；
单板DDR2最大存储能力：8G字节；
板载大容量FLASH、PROM，可分别实现对DSP和FPGA的程序加载；
互联能力
PCI桥实现系统PCI总线到局部PCI总线的转换，FPGA0内实现PCI接口，四个完全独立处理器节点（FPGA1上的NODE0、NODE1和FPGA2上的NODE2、NODE3）通过用户自定义总线（UDB）共享局部PCI总线，支持66/33MHz，64/32bit PCI环境；
每片TS201的四个Link口，三条实现节点内的LINK互联，剩下的一条Link口，TS[0,2,4,6]连到FPGA0作为1bit加载Link，TS[1,3,5,7]连到J4上作为板间Link。板内固定拓扑单个Link口单向带宽600MB/s（1分频），与FPGA0连接的单个Link口以及板间Link口单向带宽150MB/s（4分频）；
处理器节点内的FPGA具有高速串行传输通道RocketIO，可以编程实现Serial RapidIO传输协议，FPGA1和FPGA2分别通过1个4X RocketIO与Z2相连,通过1个4X Serial RapidIO与Z3相连；
FPGA0还与J5相连，定义了32bit FPDP传输通道；
板间定义了定时同步总线，并通过CPLD与DSP的中断、FLAG相连；
FPGA
板上共有三片大规模Xilinx公司Virtex-5系列FPGA；
FPGA0主要实现PCI总线，FPGA1、FPGA2主要实现DSP总线、RapidIO之间数据的不同交换方式；
软件支持： 　
VDSP＋＋
VDK
DSP_Lib

物理特性

尺寸：
233.35×160×2(mm)；
标准6U cPCI板卡。
工作温度：
商业级：0℃ ～ 60℃；
工业级：-40℃～ 80℃。

功耗：60W。
散热：
商业级：冷风散热；
工业级：冷板传导散热。
振动：工业加固级：6Grms@20~2000Hz，3轴，15min。
冲击：20g/6ms，3轴